明 細 書

オフセット波形を用いたプラズマディスプレイパネルの駆動回 路

5

技術分野

本発明は、プラズマディスプレイパネル(以後「PDP」と記す)の駆動回路に関し、さらに詳しくは、サスティン放電の際に表示電極に印加する電圧パルスにオフセット電圧を重畳するようにしたPDPの駆動回路に関する。PDPは薄型大画面という特徴を持ち、テレビ、公衆表示モニターとして商品化されている。

背景技術

15 PDPとして、AC型3電極面放電形式のPDPが広く知られている。このPDPは、前面側(表示面側)の基板の内側面に面放電が可能な表示電極を水平方向に多数設け、背面側の基板の内側面に多数の選択用電極(アドレス電極やデータ電極とも呼ばれる)を垂直方向に設ける。そして、前面側の基板と背の側の基板を対向配置して周辺を封止し、内部に放電空間を形成して、表示電極とアドレス電極との交差部をセルとするものである。

表示電極は、発光させるべきセルを選択する際に用いるY電極と、全てのセルに同じ電圧を印加するためのX電極とを交互

に配置した構成となっている。

5

20

この構造のPDPでは、階調表示のため、一般にアドレス・表示分離方式と呼ばれる駆動方式で表示が行われている。すなわち、1フレームを、重み付けをした複数のサブフィールドに分割し、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させるサスティン期間とで構成する。

そして、表示の際には、Y電極をスキャン電極として用いて 画面の走査を行い、その間に所望のアドレス電極に電圧(一般 10 に「アドレス電圧」と呼ばれる)を印加して、表示電極とアド レス電極との間でアドレス放電を発生させて、発光させるべき セル内に電荷を形成する。次に、X電極とY電極に表示用の電 圧(一般に「サスティン電圧」と呼ばれる)を交互に印加して、 X, Y電極間で重み付けの回数だけサスティン放電を継続する 15 ことで、表示を行うようにしている。

このサスティン放電の際に印加する電圧の波形は、図27に示したような矩形波を用い、この矩形波を交互に印加する方法が一般的であるが、この変形例として、駆動マージンを広げる目的あるいは発光効率を向上させる目的で、図28に示したオフセット波形が用いられることがある。

このオフセット波形は、矩形波にオフセット電圧を重畳した電圧波形であり、例えば特開昭52-150941号公報、特開昭52-150940号公報、特開昭50-39024号公報、特開平3-259183号公報、特開平4-267293

号公報等により知られている。

5

また、それらのオフセット波形を形成するための回路が特開 2001-13919号公報などに示されている。この回路は 図29に示すような回路である。以下、このオフセット波形を 形成するための回路について説明する。

図29の回路において、コンデンサCはPDPのパネル容量である。抵抗Rは配線抵抗である。インダクタンターL1はコンデンサCとで共振回路を構成するためのものである。電圧V。はオフセット電圧を印加するためのものであり、電圧Vsは10 矩形波を印加するためのものである。スイッチSW1は電圧V。の印加タイミングを制御するためのものであり、スイッチSW2は電圧Vsの印加タイミングを制御するためのものである。図30はスイッチSW1とスイッチSW2のスイッチタイミングを示す説明図である。

15 図中、 t 1 は波形の立ち上がり開始時間を、 t 2 は最大電圧 となる時間を、 t 3 は電圧が V s になる時間を、それぞれ示している。

最大の発光効率が得られる条件は、電圧が最大の状態で放電が開始されることであり、放電の開始時間を tfとした場合、

20 t f = t 2 と なる一瞬のみが最適値である。

最適値から外れた例を図31および図32に示す。

図31はtf>t3の場合のタイミング図で、この場合、放電は電圧Vsで発生するため、オフセット波形を印加せずに、通常の矩形波形を印加した場合と発光効率は同等であり、tf

= t 2 の場合と比較して、発光効率は低下する。

5

また、図32はtf<tt3の場合のタイミング図で、この場合、波形の立ち上がり途中で放電が開始され、放電による電圧ドロップによって十分な電圧がかかることなく放電が行われる。このため、tf=t2の場合と比較して、発光効率は低下する。

なお、t2>tf>t3の場合、発光効率はtf=t2の場合を最高として、放電開始時間tfが遅くなるほど発光効率が低下する。

以上説明した通り、オフセット電圧を利用するプラズマディ 10 スプレイにおいては、オフセット波形の印加タイミングと放電 開始時間との関係には、最適範囲が存在し、この関係が適切で ない場合には発光効率が低下する。

このオフセット波形の印加タイミングと放電開始時間との関係について、従来の回路では、オフセット波形の上昇タイミン グと下降タイミングがLC共振の時定数に依存し、調整が難しいという問題があった。また、放電開始時間 t f は、表示状態によって変動するプライミング粒子量に依存して変動するため、従来の回路では、動作が不安定になるという問題があった。

本発明は、このような事情を考慮してなされたもので、オフ 20 セット電圧波形の上昇タイミングと下降タイミングを放電タイ ミングに合わせて任意に調整する機構を付加することで、プラ ズマディスプレイパネルの発光効率を向上させることを目的と するものである。

発明の開示

5

10

15

20

本発明は、多数のセルを有し、各セルには一対の表示電極が設けられ、それらの表示電極が誘電体層によって被覆されたプラズマディスプレイパネルの駆動回路であって、駆動回路が、発光させるべきセルを選択するスキャン回路と、選択したセルの表示電極間にサスティン電圧を印加して、輝度に応じた回数だけ表示電極間でサスティン放電を発生させるサスティン電圧印加回路が、所定波形のサスティンパルスを発生させるサスティンパルスを発生させるサスティンパルスを発生させるサスティンパルスを発生させるサスティンパルスを発生させるカスティンパルスを発生させるカスティンパルスを発生させるカスティンパルスを発生させるカスティンパルス発生回路とを並列に接続した回路からなり、オフセットパルス発生回路が、オフセットパルス発生回路が、オフセット電圧印加用の第1電圧源と、第1電圧を表示電極間に印加する第1スイッチング回路と、オフセット電圧印加用の共振電圧を発生させるインダクタンス成分と、表示電極に流す電流を順方向に規制して共振電

タンス成分と、表示電極に流す電流を順方向に規制して共振電圧の電位をサスティン電圧よりも高いレベルに一定時間保持する順方向ダイオードから構成され、サスティンパルス発生回路が、サスティン電圧印加用の第2電圧源と、第2電圧を表示電極間に印加する第2スイッチング回路から構成されてなるプラズマディスプレイパネルの駆動回路である。

本発明によれば、オフセットパルス発生回路に、共振電圧の電位をサスティン電圧よりも高いレベルに一定期間保持する順方向ダイオードを設けたので、第1および第2スイッチング回路のスイッチングの時期を適切に設定することにより、オフセ

ットパルスの電位を任意の期間保持させることができる。したがって、表示電極に印加する電圧が最大の状態(オフセットパルスが印加されている状態)で放電が開始されるようにすることができ、これにより表示電極間の放電を高い発光効率で発生させることができる。

図面の簡単な説明

5

図1は本発明の駆動回路を適用するPDPの構成を示す部分 分解斜視図であり、

- 10 図2はPDPを平面的に見た状態を示す説明図であり、
 - 図3は駆動装置の配置を示す説明図であり、
 - 図4は駆動装置のブロック図であり、
 - 図5はサステナ回路の実施形態1の回路原理を示す説明図であり、
- 15 図6はスイッチSW1とスイッチSW2のスイッチタイミングを示す説明図であり、
 - 図7はスイッチSW1とスイッチSW2のスイッチタイミングの他の例を示す説明図であり、
- 図8はサステナ回路の具体的な回路構成例を示す説明図であ
 20 り、
 - 図9はサステナ回路の実施形態2の回路原理を示す説明図であり、
 - 図10はスイッチSW1, SW2, SW3のスイッチタイミ ングを示す説明図であり、

図11はサステナ回路の具体的な回路構成例を示す説明図であり、

図12はサステナ回路の実施形態3の回路原理を示す説明図であり、

5 図13はスイッチSW1~SW3のスイッチタイミングを示す説明図であり、

図14はサステナ回路の具体的な回路構成例を示す説明図であり、

図15はサステナ回路の実施形態4の回路原理を示す説明図 10 であり、

図 16 はスイッチ S W 1 \sim S W 5 のスイッチタイミングを示す説明図であり、

図17はサステナ回路の具体的な回路構成例を示す説明図であり、

15 図18はサステナ回路の実施形態5の回路原理を示す説明図であり、

図 19 はスイッチ S W $1\sim S$ W 5 のスイッチタイミングを示す説明図であり、

図20はサステナ回路の具体的な回路構成例を示す説明図で20 あり、

図21はサステナ回路の実施形態6の回路原理を示す説明図であり、

図 2 2 はスイッチ S W 1 , S W 2 のスイッチタイミングを示す説明図であり、

図23はサステナ回路の具体的な回路構成例を示す説明図であり、

図24はサステナ回路の実施形態7の回路原理を示す説明図であり、

5 図25はスイッチSW1, SW2, SW7のスイッチタイミングを示す説明図であり、

図26はサステナ回路の具体的な回路構成例を示す説明図であり、

図27は従来のサスティン放電の際に印加する電圧の波形を10 示す説明図であり、

図28は従来のオフセット波形を示す説明図であり、

図29は従来のオフセット波形を形成するための回路を示す 説明図であり、

図30は従来のオフセット波形を形成するための回路のスイ 15 ッチタイミングを示す説明図であり、

図31は従来の放電開始の時期が最大電圧の時期よりも遅い 場合の例を示す説明図であり、

図32は従来の放電開始の時期が最大電圧の時期よりも早い場合の例を示す説明図である。

20

発明を実施するための最良の形態

本発明において、多数のセルは、基板上に電極を形成しその 電極を誘電体層で覆った前面側と背面側のパネルアセンブリを 対向配置し、内部の放電空間を隔壁で仕切ることにより形成す

ることができる。これにより各セル内に誘電体層で被覆した一 対の表示電極を設けた構成とすることができる。

上記の基板としては、ガラス、石英、セラミック等の基板や、 これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望 の構成物を形成した基板が含まれる。

5

電極は、当該分野で公知の各種の材料と方法を用いて形成することができる。電極に用いられる材料としては、例えば、ITO、SnO2などの透明な導電性材料や、Ag、Au、Al、Cu、Crなどの金属の導電性材料が挙げられる。電極の形成10方法としては、当該分野で公知の各種の方法を適用することができる。たとえば、印刷などの厚膜形成技術を用いて形成してもよいし、物理的堆積法または化学的堆積法からなる薄膜形成技術を用いて形成してもよい。厚膜形成技術としては、スクリーン印刷法などが挙げられる。薄膜形成技術の内、物理的堆積15法としては、蒸着法やスパッタ法などが挙げられる。化学的堆積方法としては、熱CVD法や光CVD法、あるいはプラズマCVD法などが挙げられる。

駆動回路は、発光させるべきセルを選択するスキャン回路と、 選択したセルの表示電極間にサスティン電圧を印加して、輝度 20 に応じた回数だけ表示電極間でサスティン放電を発生させるサ スティン電圧印加回路を有していればよい。

サスティン電圧印加回路は、所定波形のサスティンパルスを 発生させるサスティンパルス発生回路と、サスティンパルスよ りも波高値の高いオフセットパルスを発生させるオフセットパ

ルス発生回路とを並列に接続した回路であればよい。

5

20

オフセットパルス発生回路は、オフセット電圧印加用の第1電圧源と、第1電圧を表示電極間に印加する第1スイッチング回路と、オフセット電圧印加用の共振電圧を発生させるインダクタンス成分と、表示電極に流す電流を順方向に規制して共振電圧の電位をサスティン電圧よりも高いレベルに一定時間保持する順方向ダイオードから構成されていればよい。

サスティンパルス発生回路は、サスティン電圧印加用の第2電圧源と、第2電圧を表示電極間に印加する第2スイッチング10回路から構成されていればよい。

オフセット電圧印加用の第1電圧源およびサスティン電圧印加用の第2電圧源は、当該分野で公知の電圧源を適用することができる。

第1スイッチング回路および第2スイッチング回路も、当該 15 分野で公知のトランジスタを用いたスイッチング回路を適用す ることができる。

インダクタンス成分は、オフセットパルス用の共振電圧を発生させることができるものであればよい。この共振電圧とは、本インダクタンス成分Lと表示電極のキャパシタンス成分Cとの作用によって生ずるLC共振の電圧を意味する。

順方向ダイオードは、表示電極に流す電流を順方向に規制して共振電圧の電位をサスティン電圧よりも高いレベルに一定時間保持できるものであればよい。この順方向ダイオードは、上記の機能を満たすものであれば特に限定されず、どのようなダ

イオードを適用してもよい。

以下、図面に示す実施の形態に基づいて本発明を詳述する。 なお、本発明はこれによって限定されるものではなく、各種の 変形が可能である。

5 図1は本発明の駆動回路を適用するPDPの構成を示す部分 分解斜視図である。このPDPはカラー表示用のAC型3電極 面放電形式のPDPである。

本PDPは、前面側(表示面側)の基板11を含む前面側のパネルアセンブリと、背面側の基板21を含む背面側のパネル10 アセンブリから構成されている。前面側の基板11と背面側の基板21としては、ガラス基板、石英基板、セラミック基板等を使用することができる。

前面側の基板11の内側面には、水平方向に表示電極Xと表示電極Yが等間隔に形成されている。表示電極Xと表示電極Y 0間、および表示電極Yと表示電極Xの間の、全てのラインが表示ラインLとなる。各表示電極X, Yは、ITO、SnO2などの幅の広い透明電極12と、例えばAg、Au、Al、Cu、Cr及びそれらの積層体(例えばCr/Cu/Crの積層構造)等からなる金属製の幅の狭いバス電極13から構成されている。表示電極X, Yは、Ag、Auについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。表示電極X, Yの上には、表示電極X, Yを覆うように交流

(AC) 駆動用の誘電体層17が形成されている。誘電体層1 7は、低融点ガラスペーストを、前面側の基板11上にスクリ ーン印刷法で塗布し、焼成することにより形成している。

誘電体層17の上には、表示の際の放電により生じるイオン の衝突による損傷から誘電体層17を保護するための保護膜1 8 が形成されている。この保護膜は、例えば、MgO、CaO、SrO、BaO等からなる。

背面側の基板21の内側面には、平面的にみて表示電極X.

Yと交差する方向に複数のアドレス電極Aが形成され、そのアドレス電極Aを覆って誘電体層24が形成されている。アドレス電極Aは、スキャン用の表示電極との交差部で発光セルを選択するためのアドレス放電を発生させるものであり、Cr/Cu/Crの3層構造で形成されている。このアドレス電極Aは、その他に、例えばAg、Au、Al、Cu、Cr等で形成する15 こともできる。アドレス電極Aも、表示電極X,Yと同様に、Ag、Auについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。誘電体層24は、誘電体層20 17と同じ材料、同じ方法を用いて形成することができる。・

隣接するアドレス電極Aとアドレス電極Aとの間の誘電体層24上には、複数の隔壁29が形成されている。隔壁29は、サンドブラスト法、印刷法、フォトエッチング法等により形成することができる。例えば、サンドブラスト法では、低融点ガ

ラスフリット、バインダー樹脂、溶媒等からなるガラスペーストを誘電体層 2 4 上に塗布して乾燥させた後、そのガラスペースト層上に隔壁パターンの開口を有する切削マスクを設けた状態で切削粒子を吹きつけて、マスクの開口に露出したガラスペースト層を切削し、さらに焼成することにより形成する。また、フォトエッチング法では、切削粒子で切削することに代えて、バインダー樹脂に感光性の樹脂を使用し、マスクを用いた露光及び現像の後、焼成することにより形成する。

5

隔壁29の側面及び隔壁間の誘電体層24上には、赤(R)、 緑(G)、青(B)の蛍光体層28R、28G、28Bが形成 10 されている。蛍光体層28R、28G、28Bは、蛍光体粉末 とバインダー樹脂と溶媒とを含む蛍光体ペーストを隔壁29間 の凹溝状の放電空間内にスクリーン印刷、又はディスペンサー を用いた方法などで塗布し、これを各色毎に繰り返した後、焼 成することにより形成している。この蛍光体層28R、28G、 15 28日は、蛍光体粉末と感光性材料とバインダー樹脂とを含む シート状の蛍光体層材料(いわゆるグリーンシート)を使用し、 フォトリソグラフィー技術で形成することもできる。この場合、 所望の色のシートを基板上の表示領域全面に貼り付けて、露光、 20 現像を行い、これを各色毎に繰り返すことで、対応する隔壁間 に各色の蛍光体層を形成することができる。

PDPは、上記した前面側のパネルアセンブリと背面側のパネルアセンブリとを、表示電極X, Yとアドレス電極Aとが交差するように対向配置し、周囲を封止し、隔壁29で囲まれた

放電空間30に例えばNeガスとXeガスとの混合ガスからなる放電ガスを充填することにより作製されている。このPDPでは、表示電極X,Yとアドレス電極Aとの交差部の放電空間30が表示の最小単位である1つのセル領域(単位発光領域)となる。1画素はR、G、Bの3つのセルで構成される。

5

10

15

20

画面表示においては、1フレームを複数のサブフィールドで構成するとともに、各サブフィールドの表示期間を、発光させるべきセルを選択する選択期間(以後、「アドレス期間」ともいう)と、選択したセルを発光させるサスティン期間とで構成する。

そして、アドレス期間にはY電極を順次走査して発光させるべきセル内に壁電荷を蓄積し、サスティン期間には全てのセルの表示電極間にパルス状の電圧を印加して画面表示を行う。具体的には、まず、アドレス期間においては、Y電極群をスキャン電極として用いて、順次スキャン電圧を印加してゆき、その間に所望のアドレス電極Aにアドレス電圧を印加し、選択されたアドレス電極AとY電極との間でアドレス放電を発生させることで発光すべきセルを選択する。この発光セル対応の誘電体層上には壁電荷が形成されるので、次に、Y電極群とX電極群との間に交互にサスティン電圧を印加して、当該壁電荷の蓄積されたセルにおいて再び放電(サスティン放電または表示放電されたセルにおいて再び放電(サスティン放電または表示放電されたセルにおいて再び放電(サスティン放電または表示放電されたセルにおいて再び放電(サスティン放電または表示放電されたセルを発光させる。このセルの発光は、表示放電によって発生された紫外線で蛍光体を励起して、蛍光体から所望の色の可視光を発生させることにより行わ

れる。

図2はPDPを平面的に見た状態を示す説明図である。

本PDPは、平面的にみた場合、隔壁29が蛇行状に形成され、三角形に配置されたR, G, Bの3つのセルで1つの画素 を構成するデルタ配置のPDPである。R, G, Bの各セルはほぼ六角形のハニカム構造となっている。

X電極とY電極は等間隔に配置され、X電極とY電極間、およびY電極とX電極間のすべての透明電極どうしで面放電が可能な構成となっている。

- 10 図3は駆動装置の配置を示す説明図である。この図はPDPを裏面から見た状態を示している。本駆動装置は、PDPの裏面に配置され、X側駆動回路31、Y側駆動回路32、アドレス側駆動回路33、制御回路34、および電源回路35から構成されている。
- 15 図4は駆動装置のプロック図である。X側駆動回路31は、 サステナ回路31a、リセット回路31b、スキャン電位発生 回路31cから構成されている。サステナ回路31aはX電極 にサスティン電圧を印加するための回路である。リセット回路 31bは全てのセルを同時に初期化するための回路である。
- Y側駆動回路32は、サステナ回路32a、リセット回路32b、スキャン電位発生回路32c、スキャンドライバ32dから構成されている。サステナ回路32aはY電極にサスティン電圧を印加するための回路である。リセット回路32bは全てのセルを同時に初期化するための回路である。スキャンドラ

イバ32dはY電極をスキャンするための回路である。

上記構成の内、サステナ回路31a,32aが本発明に係る回路である。他の回路については、従来公知の回路を適用する。以下、サステナ回路31a,31bの実施形態を説明する。

5 サステナ回路 3 2 a とサステナ回路 3 2 b とは同じ回路であり、 以下では単にサステナ回路として説明する。

実施形態1

20

図5はサステナ回路の実施形態1の回路原理を示す説明図である。

- 10 図において、コンデンサCはキャパシタンス成分であり、PDPのパネル容量である。抵抗Rは配線抵抗である。インダクタンターL1はインダクタンス成分であり、コンデンサCとで共振回路を構成するためのものである。電圧Voはオフセット電圧を印加するためのものであり、電圧Vsは矩形波を印加す
- 15 るためのものである。スイッチSW1は電圧Voの印加タイミングを制御するためのものであり、スイッチSW2は電圧Vsの印加タイミングを制御するためのものである。

本実施形態では、図30で示した従来回路の構成と比較して、 スイッチSW1とインダクターL1に対して直列に、ダイオー ドD1を挿入した構成となっている。

ダイオードD1の挿入位置は、電圧VoとスイッチSW2の接続点Pとの間であれば、スイッチSW1、インダクターL1の前後どこでも効果は同じである。

図6はスイッチSW1とスイッチSW2のスイッチタイミン

グを示す説明図である。

図中、t1は波形の立ち上がり開始時間を、t2は最大電圧 となる時間を、t3は最大電圧からの立ち下がり開始時間を、 t4は電圧がVsになる時間を、それぞれ示している。

5 時間 t 1 においてスイッチ S W 1 を O N にすると、コンデンサ C、抵抗 R、インダクター L 1 による共振現象によって波形が立ち上がり、時間 t 2 に最大電圧 V_{TOP}に到達する。従来構成ではこの後、インダクター L 1 を通して電圧が下降段階に入るが、本実施形態においては、ダイオード D 1 の効果で電圧が るが、本実施形態においては、ダイオード D 1 の効果で電圧が 最大電圧 V_{TOP}に維持される。その後、時間 t 3 においてスイッチ S W 2 を O N にすることで電圧を下降させ、時間 t 4 に電圧を V s にする。

本実施形態においては、スイッチSW2のONタイミングの設定により、最大電圧V_{TOP}の維持時間(時間 t 2 から時間 t 15 3までの間)を任意に調整することが可能である。上述したように、最大の発光効率が得られる条件は、電圧が最大の状態で放電が開始されることである。したがって、最大電圧V_{TOP}が放電の開始時間 t f まで維持されるように、スイッチSW2のONのタイミングを設定することで、高効率の放電状態を安定 10 して形成することができる。

図7はスイッチSW1とスイッチSW2のスイッチタイミングの他の例を示す説明図である。

本例では、時間 t 1 において SW 1 を ON にすると波形が立ち上がり、時間 t 2 に最大電圧 V_{TOP} に到達しようとするが、

本例においては、先述の例と比較して、最大電圧に達するまでの時間が早く、放電のタイミングに対応して波形タイミングを調整するという目的に関し、波形タイミングの選択幅を広く 10 することができる。例えば、放電開始タイミングが早いパネルを駆動する場合には、先述の例よりも、本例を採用するほうが発光効率を高くすることができる。

図8はサステナ回路の具体的な回路構成例を示す説明図である。

本回路は、電圧Voに接続されたトランジスタT1、インダクターL10、ダイオードD10からなる電圧0(V)から最大電圧V_{TOP}への引上げ回路と、ダイオードD12、トランジスタT3からなる最大電圧V_{TOP}から電圧Vsへの引下げ回路と、トランジスタT5、ダイオードD14からなる電圧Vsから電圧0(V)への引下げ回路と、トランジスタT2、ダイオードD11からなる電圧Vsへの引上げ回路と、トランジスタT4、ダイオードD13からなる電圧0(V)への引上げ回路から構成されている。

電圧Vsへの引上げ回路は、最大電圧V┰oァから電圧Vsへ

引下げる際、放電時の電圧ドロップやオーバーシュートによって電圧がVs以下になった際にVsへ戻す役割を持つ。また、電圧O(V)への引上げ回路は、電圧Vsから電圧O(V)へ引下げる際、オーバーシュートによって電圧がO(V)以下になった際にO(V)へ戻す役割を持つ。

実施形態2

5

図9はサステナ回路の実施形態2の回路原理を示す説明図である。

本実施形態では、スイッチSW1、ダイオードD1と並列し
10 て、スイッチSW3と、ダイオードD1とは逆極性のダイオー
ドD2を接続し、それらの片側を電圧Voに、反対側をインダ
クターL1に接続した構成となっている。

図10はスイッチSW1, SW2, SW3のスイッチタイミングを示す説明図である。

時間 t 1 においてスイッチ S W 1 を O N にすることで波形が立ち上がり、時間 t 2 に最大電圧 V_{TOP}に到達する。本実施形態においては、ダイオード D 1 の効果で電圧が最大電圧 V_{TOP} に維持される。その後、時間 t 3 においてスイッチ S W 3 を O N にすることで電圧を下降させ、時間 t 4 にスイッチ S W 3 を O F F にし、スイッチ S W 2 を O N にすることで電圧を V s にする。

本実施形態においては、発光効率や放電タイミングについては実施形態1と同じ効果が得られる。また、この効果に加えて、 実施形態1では、スイッチSW2によって電圧をV_{TOP}よりV

s へ引下げる際、電力を捨てることになるが、本実施形態では、 インダクターL1による共振現象を利用するため、無効な電力 を削減することができる。

図11はサステナ回路の具体的な回路構成例を示す説明図で ある。

本回路は、電圧Voに接続されたトランジスタT6、インダクターL11、ダイオードD15からなる電圧0(V)から最大電圧V_{TOP}への引上げ回路と、ダイオードD16、トランジスタT7、インダクターL11からなる最大電圧V_{TOP}からの引下げ回路と、ダイオードD18、トランジスタT9からなる電圧Vsへの引下げ回路と、トランジスタT11、ダイオードD20からなる電圧Vsから電圧O(V)への引下げ回路と、トランジスタT8、ダイオードD17からなる電圧Vsへの引上げ回路と、トランジスタT8、ダイオードD17からなる電圧Vsへの引上げ回路と、トランジスタT10、ダイオードD19からなる電圧O(V)への引上げ回路から構成されている。

電圧Vsへの引上げ回路、および電圧O(V)への引上げ回路は、実施形態1と同じ役割を持つ。

実施形態3

図12はサステナ回路の実施形態3の回路原理を示す説明図20 である。

本実施形態では、スイッチSW1、ダイオードD1、インダクターL1と並列して、スイッチSW3と、ダイオードD1とは逆極性のダイオードD2と、インダクターL2を接続し、それらの片側を電圧Voに、反対側を抵抗R、コンデンサCに向

かう電極ラインに接続した構成となっている。

図13はスイッチSW1~SW3のスイッチタイミングを示す説明図である。

時間 t 1 においてスイッチ S W 1 を O N にすることで波形が 立ち上がり、時間 t 2 に最大電圧 V_{TOP} に到達する。本実施形態においては、ダイオード D 1 の効果で電圧が最大電圧 V_{TOP} に維持される。その後、時間 t 3 においてスイッチ S W 3 を O N にすることで電圧を下降させ、時間 t 4 にスイッチ S W 3 を O F F にし、スイッチ S W 2 を O N にすることで電圧を V S に T する。

本実施形態においては、発光効率や放電タイミングについては実施形態1と同じ効果が得られる。また、実施形態2と同じく、最大電圧V_{TOP}から電圧Vsの電圧変動にインダクターL2による共振現象を利用するため、無効な電力を削減することができる。さらに、実施形態2と比較して、インダクターを2種類持つことで、波形立ち上がりの時定数と波形立下がりの時定数を任意に設定することができ、より効率の良い回路設計条件に調整することが可能となる。

また、本実施形態では、ダイオードD1、D2の位置をイン
20 ダクターL1、L2よりもパネル側に配置している。この場合、
実施形態2のように、ダイオードがインダクターよりも電源側
に配置されると、時間t2のタイミングでダイオードへの引き
戻しの逆電流が微量に流れ、それがインダクターを通して大き
な電圧ノイズに拡大されるという問題が発生するが、本実施形

態ではそれが改善される。

図14はサステナ回路の具体的な回路構成例を示す説明図である。

本回路は、電圧Voに接続されたトランジスタT12、イン

ダクターL12、ダイオードD21からなる電圧0(V)から最大電圧V_{TOP}への引上げ回路と、ダイオードD22、トランジスタT13、インダクターL13からなる最大電圧V_{TOP}からの引下げ回路と、ダイオードD24、トランジスタT15からなる電圧Vsへの引下げ回路と、トランジスタT17、ダイ10 オードD26からなる電圧Vsから電圧0(V)への引下げ回路と、トランジスタT14、ダイオードD23からなる電圧Vsへの引上げ回路と、トランジスタT16、ダイオードD25からなる電圧0(V)への引上げ回路から構成されている。

電圧Vsへの引上げ回路、および電圧O(V)への引上げ回15 路は、実施形態1と同じ役割を持つ。

実施形態4

図15はサステナ回路の実施形態4の回路原理を示す説明図である。

本実施形態では、スイッチSW1、ダイオードD1、インダ
20 クターL1と並列して、スイッチSW3と、ダイオードD1と
は逆極性のダイオードD2と、インダクターL2を接続し、そ
れらの片側を電圧Voに、反対側を抵抗R、コンデンサCに向
かう電極ラインに接続する。また、直列接続された2個のコン
デンサC1、C2が電圧Voと並列して接続されており、コン

デンサC1、C2の中間点と抵抗R、コンデンサCに向かう電極ラインが、スイッチSW4、インダクターL4、ダイオード D4によって接続されている。

また、抵抗R、コンデンサCに向かう電極ラインとグランド 5 ラインの間にスイッチSW5が設けられている。

図16はスイッチSW1~SW5のスイッチタイミングを示す説明図である。

時間 t 1 の直前にスイッチ S W 5 を O F F にし、時間 t 1 に おいてスイッチ S W 1 を O N にすることで波形が立ち上がり、

- 10時間 t 2 に最大電圧 V TOP に到達する。その後、時間 t 3 においてスイッチ S W 3 を O N にすることで電圧を下降させ、時間 t 4 にスイッチ S W 3 を O F F にし、スイッチ S W 2 を O N にすることで電圧を V s に維持する。また、その後、時間 t 5 においてスイッチ S W 2 を O F F にし、スイッチ S W 4 を O N に
- 15 することで電圧を下降させ、時間 t 6 に S W 4 を O F F に し、 スイッチ S W 5 を O N することで電圧を 0 (V)にする。

本実施形態においては、発光効率や放電タイミングについては実施形態1と同じ効果が得られる。また、実施形態2と同じく、最大電圧V_{TOP}から電圧Vsの電圧変動にインダクターL 20 2による共振現象を利用するため、無効な電力を削減することができる。さらに、電圧Vsから電圧0(V)の電圧降下にインダクターL4による共振現象を利用するため、無効電力をさらに削減する効果がある。

図17はサステナ回路の具体的な回路構成例を示す説明図で

ある。

本回路は、電圧Voに接続されたトランジスタT18、イン ダクターL14、ダイオードD27からなる電圧0(V)から 最大電圧VTOPへの引上げ回路と、ダイオードD28、トラン ジスタT19、インダクターL15からなる最大電圧Vторか らの引下げ回路と、ダイオードD30、トランジスタT21か らなる電圧Vsへの引下げ回路と、電圧O(V)と電圧Voに 並列に接続された2個のコンデンサC10、C11の中間点に 接続されたトランジスタT22、インダクターL16、ダイオ ードD31からなる電圧Vsから電圧O(V)への引下げ回路 10 と、トランジスタT24、ダイオードD33からなる電圧Vs から電圧0(V)への引下げ回路と、トランジスタT20、ダ イオードD29からなる電圧Vsへの引上げ回路と、トランジ スタT23、ダイオードD32からなる電圧0(V)への引上 げ回路から構成されている。 15

電圧Vsへの引上げ回路、および電圧O(V)への引上げ回路は、実施形態1と同じ役割を持つ。

実施形態5

図18はサステナ回路の実施形態5の回路原理を示す説明図20 である。

本実施形態では、スイッチSW1、ダイオードD1、インダクターL1と並列して、スイッチSW3と、ダイオードD1とは逆極性のダイオードD2と、インダクターL2が直列接続された回路に対してスイッチSW2を接続し、それらの片側を電

圧Vo(=Vs)に、反対側を抵抗R、コンデンサCに向かう電極ラインに接続する。また、直列接続された2個のコンデンサC1、C2が電圧Voと並列して接続されており、コンデンサC1、C2の中間点と抵抗R、コンデンサCに向かう電極ラインが、スイッチSW4、インダクターL4、ダイオードD4によって接続されている。また、抵抗R、コンデンサCに向かう電極ラインとグランドラインの間にスイッチSW5が設けられている。

5

図 1 9 はスイッチ S W 1 ~ S W 5 のスイッチタイミングを示 10 す説明図である。

時間 t 1 の直前にスイッチ S W 5 を O F F にし、時間 t 1 においてスイッチ S W 1 を O N にすることで波形が立ち上がり、時間 t 2 に最大電圧 V T O P に到達する。その後、時間 t 3 においてスイッチ S W 3 を O N にすることで電圧を下降させ、時間 t 4 にスイッチ S W 3 を O F F にし、スイッチ S W 6 を O N にすることで電圧を V o (= V s) に維持する。その後、時間 t 5 においてスイッチ S W 6 を O F F にし、スイッチ S W 4 を O N にすることで電圧を下降させ、時間 t 6 にスイッチ S W 4 を O F F にし、スイッチ S W 5 を O N にすることで電圧を 0 (V) にする。

本実施形態においては、発光効率や放電タイミングについては実施形態 1 と同じ効果が得られる。また、実施形態 2 と同じく、最大電圧 V_{TOP} から電圧 V_S の電圧変動にインダクター L 2 による共振現象を利用するため、無効な電力を削減すること

ができる。また、電圧Vsから電圧O(V)の電圧降下にインダクターL4による共振現象を利用するため、無効電力をさらに削減する効果がある。しかも、電圧Vsと電圧Voを同じ電圧にして、同一の電源でまかなうので、実施形態4と比較して、回路を簡略化できる。

図20はサステナ回路の具体的な回路構成例を示す説明図である。

本回路は、電圧Vsに接続されたトランジスタT27、イン ダクターL17、ダイオードD36からなる電圧O(V)から 最大電圧Vェロァへの引上げ回路と、ダイオードD37、トラン 10 ジスタT28、インダクターL18からなる最大電圧V_{TOP}か らの引下げ回路と、ダイオードD35、トランジスタT26か らなる電圧Vsへの引下げ回路と、電圧O(V)と電圧Vsに 並列に接続された2個のコンデンサC12、C13の中間点に 接続されたトランジスタT29、インダクターL19、ダイオ 15 ードD38からなる電圧Vsから電圧O(V)への引下げ回路 と、トランジスタT31、ダイオードD40からなる電圧Vs から電圧0(V)への引下げ回路と、トランジスタT25、ダ イオードD34からなる電圧Vsへの引上げ回路と、トランジ 20 スタT30、ダイオードD39からなる電圧0(V)への引上 げ回路から構成されている。

電圧Vsへの引上げ回路、および電圧O(V)への引上げ回路は、実施形態1と同じ役割を持つ。

実施形態 6

図21はサステナ回路の実施形態6の回路原理を示す説明図である。

本実施形態では、スイッチSW1、ダイオードD1、インダクターL1と並列して、ツェナーダイオードZD1を接続し、

5 それらの片側を電圧Voに、反対側を抵抗R、コンデンサCに 向かう電極ラインに接続する。また、抵抗R、コンデンサCに 向かう電極ラインとグランドラインの間にスイッチSW2と電 圧Vsが設けられている。

図 2 2 はスイッチ S W 1 , S W 2 のスイッチタイミングを示 10 す説明図である。

時間 t 1 においてスイッチ S W 1 を O N にすることで波形が立ち上がり、時間 t 2 に最大電圧 V_{TOP} に到達しようとする。しかし、時間 t 2 よりも早い時間 t 2 において、ツェナーダイオード Z D 1 のブレークダウン電圧 V_{ZD} を超えると、それ

15 以上電圧が上がらず、一定電圧に維持される。その後、スイッチSW1をOFFにし、スイッチSW2をONにすることで電圧をVsに低下させる。

本実施形態においては、実施形態1と比較して、最高電圧に達するまでの時間が早く、放電のタイミングに対応して波形タ 20 イミングを調整するという目的に関し、波形タイミングの選択幅を広くすることができる。また、実施形態1のスイッチタイミングの変形例では、スイッチのタイミングで到達電圧が変化するため、到達電圧の調整が困難であるが、本実施形態では、ツェナーダイオードの選択によって到達電圧を任意に設計する

ことができる。

図23はサステナ回路の具体的な回路構成例を示す説明図である。

本回路は、電圧Vsに接続されたトランジスタT34、イン ダクターL20、ダイオードD43からなる電圧0(V)から 5 最大電圧VTOPへの引上げ回路と、ダイオードD44、トラン ジスタT35、インダクターL21からなる最大電圧V_{TOP}か らの引下げ回路と、ダイオードD42、トランジスタT33か らなる電圧Vsへの引下げ回路と、電圧0(V)と電圧Vsに 10 並列に接続された2個のコンデンサC14、C15の中間点に 接続されたトランジスタT36、インダクターL22、ダイオ ードD38からなる電圧Vsから電圧O(V)への引下げ回路 と、トランジスタT38、ダイオードD46からなる電圧Vs から電圧O(V)への引下げ回路と、トランジスタT32、ダ 15 イオードD41からなる電圧Vsへの引上げ回路と、トランジ スタT37、ダイオードD45からなる電圧0(V)への引上 げ回路と、電圧Vsと出力の間に接続されたツェナーダイオー ドZD10から構成されている。

電圧Vsへの引上げ回路、および電圧0(V)への引上げ回20 路は、実施形態1と同じ役割を持つ。

実施形態7

図24はサステナ回路の実施形態7の回路原理を示す説明図である。

本発実施形態では、スイッチSW1、ダイオードD1、イン

ダクターL1が直列に接続され、それらの片側を電圧Voに、 反対側を抵抗R、コンデンサCに向かう電極ラインに接続して いる。また、抵抗R、コンデンサCに向かう電極ラインとグラ ンドラインの間にスイッチSW7と電圧V_{TOP}が直列接続され た回路と、スイッチSW2と電圧Vsが直列接続された回路を 設けた構成となっている。

5

20

図25はスイッチSW1, SW2, SW7のスイッチタイミングを示す説明図である。

時間 t 1 においてスイッチ S W 1 を O N にすることで波形が 立ち上がり、時間 t 2 に最大電圧 V T O P に到達しようとする。 しかし、時間 t 2 よりも早い時間 t 1 においてスイッチ S W 7を O N にすると、時間 t 2 よりも早い時間 t 2 において電圧は V T O P に達する。その後、スイッチ S W 1 を O F F にし、スイッチ S W 7を O F F にして、スイッチ S W 2を O N にする ことで電圧を V s に低下させる。

本実施形態においては、実施形態1と比較して、最高電圧に達するまでの時間が早く、放電のタイミングに対応して波形タイミングを調整するという目的に関し、波形タイミングの選択幅を広くすることができる。また、実施形態6では、市販されているツェナーダイオードの種類が少なく、ブレークダウン電圧の選択肢が制限されるが、本実施形態では任意の電圧に設計することができる。

図26はサステナ回路の具体的な回路構成例を示す説明図である。

本回路は、電圧Vsに接続されたトランジスタT41、イン ダクターL23、ダイオードD49からなる電圧0(V)から 最大電圧Vェロァへの引上げ回路と、トランジスタT43、ダイ オードD52からなる電圧0(V)から最大電圧V_{TOP}への引 上げ回路と、ダイオードD50、トランジスタT42、インダ 5 クターL24からなる最大電圧V_{TOP}からの引下げ回路と、ダ イオードD48、トランジスタT40からなる電圧Vsへの引 下げ回路と、電圧0(V)と電圧Vsに並列に接続された2個 のコンデンサC16、C17の中間点に接続されたトランジス 10 タT45、インダクターL25、ダイオードD51からなる電 圧Vsから電圧O(V)への引下げ回路と、トランジスタT4 7、ダイオードD55からなる電圧Vsから電圧0(V)への 引下げ回路と、トランジスタT39、ダイオードD47からな る電圧Vsへの引上げ回路と、トランジスタT46、ダイオー 15 ドD54からなる電圧O(V)への引上げ回路と、トランジス タT44、ダイオードD53からなる最大電圧V_{TOP}への引下 げ回路からなる。

電圧Vs への引上げ回路、および電圧O(V) への引上げ回路は、実施形態1と同じ役割を持つ。また、最大電圧 V_{TOP} へ の引下げ回路は、電圧O(V) から最大電圧 V_{TOP} へ引上げる際、オーバーシュートによって電圧が V_{TOP} 以上になった際に V_{TOP} へ戻す役割を持つ。

上記実施形態 $1 \sim 7$ において、印加される電圧の例としては例えば、Vs=180 (V)、Vo=200 (V)、 $V_{Top}=$

400(V)が挙げられる。

以上述べた本発明の駆動回路を用いることにより、最大電圧 の維持時間を任意に調整することが可能となり、これにより、 電圧が最大の状態で放電が開始されるようにすることができる 5 ので、高効率の放電状態を安定して形成することができる。

請求の範囲

1. 多数のセルを有し、各セルには一対の表示電極が設けられ、 それらの表示電極が誘電体層によって被覆されたプラズマディ スプレイパネルの駆動回路であって、

5

駆動回路が、発光させるべきセルを選択するスキャン回路と、 選択したセルの表示電極間にサスティン電圧を印加して、輝度 に応じた回数だけ表示電極間でサスティン放電を発生させるサ スティン電圧印加回路を有し、

10 サスティン電圧印加回路が、所定波形のサスティンパルスを 発生させるサスティンパルス発生回路と、サスティンパルスよりも波高値の高いオフセットパルスを発生させるオフセットパルス発生回路とを並列に接続した回路からなり、

オフセットパルス発生回路が、オフセット電圧印加用の第1 電圧源と、第1電圧を表示電極間に印加する第1スイッチング 回路と、オフセット電圧印加用の共振電圧を発生させるインダ クタンス成分と、表示電極に流す電流を順方向に規制して共振 電圧の電位をサスティン電圧よりも高いレベルに一定時間保持 する順方向ダイオードから構成され、

20 サスティンパルス発生回路が、サスティン電圧印加用の第2 電圧源と、第2電圧を表示電極間に印加する第2スイッチング 回路から構成されてなるプラズマディスプレイパネルの駆動回 路。

2. 共振電圧の電位がサスティン電圧のレベルよりも高くかつ 共振電圧の最高値よりも低い任意のレベルに達したタイミング で第1スイッチング回路がオフにされ、その所定時間後に第2 スイッチング回路がオンにされる請求項1記載のプラズマディ スプレイパネルの駆動回路。

- 3. オフセットパルス発生回路が、第1スイッチング回路と順方向ダイオードからなる直列回路に並列に接続され、表示電極に流す電流を逆方向に導通させて共振電圧の電位をサスティン10 電圧のレベルまで引下げる逆方向ダイオードと、逆方向ダイオードに電流を導く第3スイッチング回路をさらに備えてなる請求項1記載のプラズマディスプレイパネルの駆動回路。
- 4. オフセットパルス発生回路が、第1スイッチング回路とインダクターと順方向ダイオードからなる直列回路に並列に接続され、表示電極に流す電流を逆方向に導通させて共振電圧の電位をサスティン電圧のレベルまで引下げる逆方向ダイオードと、共振電圧の電位の引下げを共振により行う減衰用インダクタンス成分と、逆方向ダイオードと減衰用インダクターに電流を導く第3スイッチング回路をさらに備えてなる請求項1記載のプラズマディスプレイパネルの駆動回路。
 - 5. 第2電圧源と第2スイッチング回路からなる直列回路に並列に接続され、表示電極に印加する電圧の電位をゼロレベルに

保持する短絡用の第5スイッチング回路をさらに備え、

オフセットパルス発生回路が、第1電圧源に並列に接続された2つの直列接続コンデンサと、2つの直列接続コンデンサの中間点と表示電極とを接続する直列回路をさらに備え、

5 その直列回路が、表示電極に流す電流を逆方向に導通させて サスティン電圧の電位をゼロレベルまで引下げるゼロレベル用 逆方向ダイオードと、サスティン電圧の電位の引下げを共振に より行うゼロレベル減衰用インダクタンス成分と、ゼロレベル 用逆方向ダイオードとゼロレベル減衰用インダクタンス成分に 10 電流を導く第4スイッチング回路からなり、

2つの直列接続コンデンサの中間点の電位が第2電圧と第1 電圧の中間の電位と略等しくなるように、2つの直列接続コン デンサの容量がそれぞれ設定されてなる請求項4記載のプラズ マディスプレイパネルの駆動回路。


- 6. 第1電圧源と第2電圧源を共通にしてなる請求項5記載の プラズマディスプレイパネルの駆動回路。
- 7. オフセットパルス発生回路が、第1スイッチング回路とインダクターと順方向ダイオードからなる直列回路に並列に接続され、共振電圧の電位がサスティン電圧のレベルよりも高くかつ共振電圧の最高値よりも低い一定のレベルに達したときに共振電圧の電位をその一定のレベルに保持するツェナーダイオードをさらに備えてなる請求項1記載のプラズマディスプレイパ


ネルの駆動回路。

8. オフセットパルス発生回路が、第1電圧源と第1スイッチング回路とインダクターと順方向ダイオードからなる直列回路に並列に接続され、共振電圧の最高値よりも高い出力電位を有する第3電圧源と、第3電圧を表示電極間に印加する第3スイッチング回路とをさらに備え、

共振電圧の電位がサスティン電圧のレベルよりも高くかつ共振電圧の最高値かそれよりも低い任意のレベルに達したタイミ ングで、第1スイッチング回路がオフにされるとともに第3スイッチング回路がオンにされ、その所定時間後に、第3スイッチング回路がオフにされるとともに第2スイッチング回路がオンにされる請求項1記載のプラズマディスプレイパネルの駆動回路。


15







区

WO 2005/006289























∞ ⊠











7/21



















12/21















2 ⊠

က






図26








図27











WO 2005/006289





INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/08953

1 07 100	TICATION OF CUID TOOM ! ! I TOOM			
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G09G3/28, G09G3/20, H04N5/66, H03K17/00				
	o International Patent Classification (IPC) or to both nati	ional classification and IPC		
	SEARCHED	· ·		
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G09G3/28, G09G3/20, H04N5/66, H03K17/00				
Jitsu Kokai	ion searched other than minimum documentation to the ayo Shinan Koho 1926–1996 L Jitsuyo Shinan Koho 1971–2003	Toroku Jitsuyo Shinan Koho Jitsuyo Shinan Toroku Koho	o 1994–2003 o 1996–2003	
Electronic d	ata base consulted during the international search (name	e of data base and, where practicable, sear	rch terms used)	
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.	
X Y	JP 11-352927 A (NEC Corp.), 24 December, 1999 (24.12.99), Par. Nos. [0101] to [0116]; F Par. Nos. [0101] to [0116]; F (Family: none)	Fig. 3	1-4 8	
х	JP 2002-351389 A (Pioneer Ele 06 December, 2002 (06.12.02), Par. Nos. [0031] to [0051]; F & EP 1260956 A2		1-4	
Y	JP 2000-181404 A (Mitsubishi 30 June, 2000 (30.06.00), Par. Nos. [0046] to [0075]; F (Family: none)	-	8	
× Furth	ler documents are listed in the continuation of Box C.	See patent family annex.	<u></u>	
* Special	al categories of cited documents: nent defining the general state of the art which is not	"T" later document published after the inte		
conside	ered to be of particular relevance	priority date and not in conflict with the understand the principle or theory und "X" document of particular relevance: the	derlying the invention	
"E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is		"X" document of particular relevance; the considered novel or cannot be considered step when the document is taken along	ered to involve an inventive	
cited to establish the publication date of another citation or other special reason (as specified)		"Y" document of particular relevance; the considered to involve an inventive ste	claimed invention cannot be pep when the document is	
"O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later "		combined with one or more other such combination being obvious to a person document member of the same patent	h documents, such on skilled in the art	
than th	than the priority date claimed			
Date of the actual completion of the international search 21 October, 2003 (21.10.03) Date of mailing of the international search report 04 November, 2003 (04.11.03)		(04.11.03)		
		Authorized officer		
Japanese Patent Office				
Facsimile No.		Telephone No.		

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/08953

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2001-56666 A (Matsushita Electric Industrial Co., Ltd.), 27 February, 2001 (27.02.01), Par. Nos. [0065] to [0088]; Figs. 3 to 4 (Family: none)	5-6
A	<pre>JP 2002-215089 A (Fujitsu Hitachi Plasma Display Ltd.), 31 July, 2002 (31.07.02), Par. No. [0108]; Fig. 9(b) (Family: none)</pre>	7
A	JP 2001-75528 A (Matsushita Electric Industrial Co., Ltd.), 23 March, 2001 (23.03.01), Par. Nos. [0066] to [0092]; Figs. 3 to 5 (Family: none)	1-8

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. Cl'G09G3/28, G09G3/20, H04N5/66, H03K17/00

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C17 G09G3/28, G09G3/20, H04N5/66, H03K17/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-2003年

日本国登録実用新案公報

1994-2003年

日本国実用新案登録公報

1996-2003年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認め	たれ.ス 文献	
------------	---------	--

	<u> </u>	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する
	が加入制化(及び)的の個別が一段達するとされ、その関連する個別の表示	請求の範囲の番号
	JP 11-352927 A (日本電気株式会社)	
Ì	1999. 12. 24	
· X	段落番号【0101】-【0116】, 図3	1-4
Y	段落番号【0101】-【0116】, 図3 (ファミリーなし)	8
\		
X	JP 2002-351389 A (パイオニア株式会社)	1-4
	2002. 12. 06	
1	段落番号【0031】-【0051】,図11,14	
	&EP 1260956 A2	
ļ	&US 2002/175908 A1	
1	1	

|x| C欄の続きにも文献が列挙されている。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 . 21.10.03

国際調査報告の発送日

04.11.03

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 橋本 直明 2G 9707

電話番号 03-3581-1101 内線 3225

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2000-181404 A (三菱電機株式会社) 2000.06.30 段落番号【0046】-【0075】, 図1-2 (ファミリーなし)	8
A	JP 2001-56666 A(松下電器産業株式会社) 2001.02.27 段落番号【0065】-【0088】,図3-4 (ファミリーなし)	5-6
A	JP 2002-215089 A (富士通日立プラズマディスプレイ株式会社) 2002.07.31 段落番号【0108】,図9(b) (ファミリーなし)	7
A	JP 2001-75528 A(松下電器産業株式会社) 2001.03.23 段落番号【0066】-【0092】,図3-5 (ファミリーなし)	1-8